

بررسی و مقایسه نانو ماسفت‌های دوگیته با CNTFET

اشرف السادات ضیائی بافقی^۱، محمد رضا شایسته^۲

۱- عضو هیئت علمی دانشگاه آزاد اسلامی واحد بافق

۲- عضو هیئت علمی دانشگاه آزاد اسلامی واحد یزد

چکیده

در دهه‌های اخیر به علت پیشرفت زیاد در الکترونیک، طول کanal ماسفت‌ها به مقیاس دکانو و سرعت دوقطبی‌ها نیز به هزاران گیگاهرتز رسیده است. در چنین ماسفت‌هایی که اندازه قطعه از طول پراکندگی حامل کوچک‌تر است احتمال این که حامل‌ها کanal را از الکترودهای سورس به درین بدون مواجهه با رخداد پراکندگی طی کنند بسیار زیاد می‌باشد؛ به چنین تراپردی به اصطلاح تراپرد بالیستیک گویند. ولی در عمل مشخصات نانو ماسفت‌ها با حالت ایده‌آل و تراپرد بالیستیک فاصله داشته که این به خاطر وجود پراکندگی در کanal می‌باشد. در این کار پژوهشی علل ایجاد پراکندگی در کanal بررسی شده و در آخر راهکارهایی برای کاهش آن مطرح گردیده است. یکی از موارد کاهش پراکندگی کanal استفاده از نانولوله‌های کربنی در کanal بوده که تاثیرات آن مورد بررسی قرار گرفته است. در آخر نیز با استفاده از شبیه ساز سیلواکو منحنی مشخصه I-V یک FET دوگیته با CNTFET مقایسه شده است.

واژه‌های کلیدی: نانو ماسفت، CNTFET، ماسفت دوگیته، پراکندگی

-1 مقدمه

تکنولوژی ساخت ترانزیستورها در ابعاد کوچک به سرعت روبه رشد است. عملکرد قطعات نیم رسانا مبتنی بر کنترل جریان الکترون‌ها و حفره‌ها بوده که برای بررسی رفتار این ذرات در قطعات الکترونیکی در اندازه‌ی نانومتر (کمتر از ۱۰۰ نانومتر) لازم است آثار کوانتموی چون آثار اندازه و حبس کوانتموی مورد توجه قرار گیرند. رفتار نانوماسفت‌ها با طول کانال کمتر از ۵ نانومتر، به ویژه در صورتی که از موادی با تحرک پذیری بالا استفاده شود، شبه بالیستیک خواهد بود. با کوچک کردن مسافت - ها جریان قابل توجه بیشتری نسبت به جریانی که مسافت‌ها قبل از این داشته‌اند، گزارش شده و بدین دلیل فهمیدن عملکرد بالیستیک مهم است.

برای طراحی وسایلی با عملکرد بسیار بالا، پژوهش‌های تجربی به دلیل مشکلات زمانی، هزینه و غیره راه حل مناسبی نبوده بنابراین شبیه‌سازی وسیله به علت پیش‌گویی نتایج آزمایشات مورد توجه جدی قرار می‌گیرد. نانوماسفت‌ها نسبت به ماسفت‌های متداول رفتار متفاوتی از خود نشان می‌دهند و تفاوت در رفتارشان نتیجه تغییر در پدیده‌های فیزیکی است که در وسایل با اندازه‌ی کوچک روی می‌دهد. با توجه به تغییرات به وجود آمده، مدل‌های مرسوم که بر پایه‌ی نظریه‌ی تعادل ترا برآرد حامل‌ها هستند نمی‌توانند به درستی خصوصیات الکتریکی ابزارهای با هندسه نانومتر را پیش‌گویی کنند. عمولاً برای بررسی نانوماسفت‌ها از رهیافت‌های نیمه کلاسیک مبتنی بر حل معادله‌ی بولتزمن و یا رهیافت کوانتموی که مبتنی بر توابع گرین غیر تعادلی ($NEGF^1$) است، استفاده می‌گردد. در زمینه‌ی $NEGF$ افراد زیادی از جمله م-لنستروم و داتا و در حوزه‌ی نیمه کلاسیک افرادی مانند رحمان تحقیقات بسیاری انجام داده‌اند. نتایج حاکی از این است که در مدل‌های کوانتموی کسر عمدahای از بار در سرتاسر سد تونل زده و در نتیجه جریان در حالت خاموش افزایش می‌یابد اما تونل زنی، جریان در حالت روشن را پایین آورده که این به دلیل الکترواستاتیک ماس (ثبت ماندن بار در بالای سد) می‌باشد. پس بطور کلی می‌توان گفت که در مقیاس بسیار کوچک مشخصه‌ی V_{DS} بر حسب I_{DS} در بسیاری از موارد همانند قطعات کلاسیکی است. بهر حال این دو مدل پدیده‌های قوی و پیچیده‌ای را در داخل قطعه نشان داده و به این نتیجه مطلوب رسیده‌اند که می‌توان توصیفی ساده از جریان بر حسب مشخصات ولتاژ ارائه نمود.

با کوچک سازی ابعاد مسافت‌ها ترانزیستورهای مولکولی نیز در حال کشف و ساخته شدن هستند. در این بین ترانزیستورهای نانولوله‌های کربنی بسیار مورد توجه‌اند زیرا ساختار نواری یک بعدی آن‌ها پراکندگی را کاهش داده و در نتیجه قطعه در رژیم بالستیک کار می‌کند.


۱-۱- ترانزیستور دوگیته

یک قطعه تک گیته در مقیاس نانو شامل اثرات کanal کوتاه است که در ساختارهای چند گیته همانند دوگیته، سه گیته و گیت سرتاسری در اطراف کanal این اثرات تقریباً از بین رفته است. ماسفت‌های دوگیته از نظر الکترواستاتیکی بهتر از یک ماسفت تک گیته بوده و امکان بیشتری برای مقیاس‌گذاری طول گیت آن‌ها وجود دارد.

ماسفت‌های دوگیته قطعاتی هستند که دارای دو گیت در هر دو طرف کanal هستند، یکی در سمت بالا که بعنوان گیت بالا و دیگری در سمت پایین کanal که بعنوان گیت پایین شناخته می‌شود. این مدل کنترل بهتری از کanal بوسیله الکترودهای گیت می‌دهد و تضمین می‌کند که هیچ بخش از کanal دو، از الکتрод گیت نباشد.


دو ساختار مسطح (planar) و غیر مسطح (Non-planar) دایر، مدلساز، ساختار، دو گیته و محمد دارد. ساختار ماسفت دو گیته (DG MOSFET) موجب به حداقل رساندن اثرات کانال کوتاه شده و اجازه مقیاس گذاری بیشتر قطعه را تا حدود ۱۰ nm می‌دهد.

Non-Equilibrium Green Function



شکل ۱: شماتیک از یک ماسفت DG با ساختار مسطح

مزایای استفاده از ساختار مسطح این است که یکنواختی ضخامت کانال سیلیکون را بهتر نموده و می‌تواند از فرایندهای تولید موجود استفاده کند. از جمله معایب این ساختار این که ساخت گیت عقب (back gate) و دی الکتریک گیت پایین کانال سیلیکون دشوار است و دسترسی گیت پایین برای سیم کشی (wiring) قطعه آسان نیست (ممکن است چگالی قطعه را تحت تاثیر قرار دهد).



شکل ۲: شماتیک از یک DG MOSFET با ساختار غیر مسطح

مزیت استفاده از ساختار غیر مسطح (نشان داده شده در شکل ۲) تشکیل و دسترسی آسانتر از هر دو گیت (Gate) بوده و تراکم قطعه را افزایش می‌دهد. البته معایب آن شامل ضخامت محدود و معین کانال بوسیله لیتوگرافی (یکنواختی ضعیف)، گیت‌های عقب و جلو نمی‌توانند بطور جداگانه با یا سشوند و انحراف عمده‌ای که از بروسه‌های معمول وجود دارد می‌باشد. چون ساختار مسطح برای طراحی آسان است، برای طراحی و شبیه‌سازی از DG MOSFET با ساختار مسطح استفاده می‌شود.

۱-۲- ترانزیستور اثر میدانی ساخته شده با نانولوله‌های کربنی (CNTFET)

ترانزیستور اثر میدانی ساخته شده با نانولوله‌های کربنی (CNTFET) یک ترانزیستور اثر میدانی است که کانال آن از نانولوله‌های کربنی تک و یا مجموعه‌ای از نانولوله‌های کربنی به جای سیلیکون که معمولاً در ساختارهای سنتی استفاده می‌گردیده، ساخته شده است. برای اولین بار در سال ۱۹۹۸ توسعه قابل توجهی در CNTFET‌ها بوجود آمد.

با توجه به قانون مور، ابعاد قطعات خاص در یک مدار مجتمع با یک ضریب تقریبی دو در هر دو سال کاهش یافته که کاهش این چنینی قطعات نیروی محرکه پیشرفت تکنولوژی تا اواخر قرن بیستم بوده است. با این حال، با توجه به اشاره ITRS در ۲۰۰۹، کوچکسازی بیشتر با محدودیت‌های جدی در رابطه با تکنولوژی ساخت و عملکرد قطعات، زمانی که ابعاد بحرانی به زیر محدوده ۲۲ نانومتر کوچک شده، مواجه گردیده است. این محدودیت‌ها شامل تونل زنی الکترون در کانال‌های کوتاه و فیلم


های عایق نازک، وجود جریان نشتی، اتلاف توان پسیو، اثرات کانال کوتاه، و تغییرات در ساختار قطعه و دوپینگ می‌باشد. با استفاده از نانولوله‌های کربنی تک و یا مجموعه‌ای از نانولوله‌های کربنی به جای مواد کانالی که در ساختارهای MOSFET های سنتی بزرگ به کار می‌رفته، می‌توان تا حدی بر این محدودیت‌ها فائق آمد.

۱-۳- انگیزه برای برنامه‌های کاربودی ترانزیستور

-CNT باند گپ نانولوله‌های کربنی به طور مستقیم تحت تاثیر چیرالیتی و قطرش قرار دارد. اگر این خواص بتواند کنترل شود، ها گزینه خوبی برای قطعات ترانزیستور نانومقیاس خواهند بود. علاوه بر این، بهدلیل عدم وجود مرز در ساختار سیلندر کامل و توخالی CNT ها، هیچ پراکندگی مرزی وجود ندارد. CNT ها همچنین مواد شبیه یک بعدی هستند که در آن‌ها تنها اجازه پراکندگی به جلو و پراکندگی به عقب داده می‌شوند و متوسط مسیرهای آزاد پراکندگی الاستیک در نانولوله‌های کربنی طولانی است که به طور معمول در حدود میکرومتر گزارش شده است. در نتیجه، انتقال شبیه بالستیک می‌تواند در نانولوله‌ها در طول نسبتاً طولانی و میدان‌های پایین مشاهده شود. به علت پیوند کووالانسی کربن کربن قوی در پیکربندی SP^+ ، نانولوله‌های کربنی از نظر شیمیایی خنثی هستند و قادر به انتقال مقادیر زیادی از جریان الکتریکی می‌باشند. در تئوری، نانولوله‌های کربنی همچنین به خوبی الماس و یاقوت کبود قادر به هدایت حرارت می‌باشند و بهدلیل ابعاد کوچک خود، CNTFET را باید با قابلیت اطمینان با استفاده از توانی بسیار کمتر از یک دستگاه مبتنی بر سیلیکون، تغییر داد.

برای انتخاب مواد مورد استفاده در هنگام ساخت CNTFET ملاحظات بسیاری را بایستی در نظر داشت. نانولوله‌های کربنی تک جداره نیمه هادی، نسبت به لوله‌های فلزی تک جداره و فلزی چند جداره ترجیح داده شده‌اند، زیرا آن‌ها قادرند برای بایاس‌های کوچک سورس و درین در زمان کمتری به طور کامل خاموش شوند. مطالعات بسیاری برای پیدا کردن یک ماده مناسب تماسی برای نانولوله‌های کربنی نیمه‌هادی انجام شده است. بهترین مواد و بهروزترین آن‌ها Pd است، به طوری که عملکرد و کار آن‌ها نزدیک به نانولوله بوده و به نانولوله چسبندگی خوبی دارد.

۲- استخراج (فرمول) جریان درین



شکل ۳: ساختار CNT گیت بالا

تحقیقات نظری بر روی جریان درین ترانزیستور گیت بالا T.Kazierski و همکاران انجام شده است. زمانی که یک میدان الکتریکی به یک ترانزیستور CNT اعمال می‌شود، یک شارژ حرکتی در لوله از سورس و درین وارد می‌گردد. این شارژها از چگالی حالت سرعت مثبت توسط سورس N_S پر شده و در حالات سرعت منفی توسط درین N_D پر شده است، و این چگالی‌ها توسط توزیع‌های احتمال فرمی دیراک تعیین می‌گردد.

$$N_S = \frac{1}{\pi} \int_{-\infty}^{+\infty} D(E) f(E - U_{SF}) dE \quad \text{معادله (۱)}$$

$$N_D = \frac{1}{\pi} \int_{-\infty}^{+\infty} D(E) f(E - U_{DF}) dE \quad \text{معادله (۲)}$$

و چگالی الکترونی تعادل برابر است با:

$$N_s = \frac{1}{\gamma} \int_{-\infty}^{+\infty} D(E) f(E - E_F) dE \quad \text{معادله (۲)}$$

که در آن چگالی حالات در کانال $D(E)$ ، U_{DF} ، $D(E)$ و U_{SF} با روابط زیر تعریف می‌گردد.

$$D(E) = D_s \cdot \frac{E}{\sqrt{E^* - (E_g/2)^2}} \Theta(E - E_g/2) \quad \text{معادله (۳)}$$

$$U_{SF} = E_F - qV_{SC} \quad \text{معادله (۴)}$$

$$U_{DF} = E_F - qV_{SC} - qV_{DS} \quad \text{معادله (۵)}$$

عبارت $\Theta(E - E_g/2)$ وقتی برابر ۱ است که مقدار داخل پرانتر مثبت باشد و زمانی برابر ۰ است که مقدار داخل پرانتر منفی گردد. V_{SC} ولتاژ خودسازگار را نشان داده که بیان می‌کند انرژی CNT توسط ولتاژ ترمینال خارجی تحت تاثیر قرار گرفته است و به طور ضمنی به ولتاژ ترمینال قطعه و شارژهای خازن ترمینال، با معادله غیر خطی زیر معرفی می‌گردد.

$$V_{SC} = \frac{-Q_t + qN_s(V_{SC}) + qN_D(V_{SC}) - qN}{C_\Sigma} \quad \text{معادله (۶)}$$

که در آن Q_t نشان دهنده شارژ ذخیره شده در خازن ترمینال بوده و C_Σ ظرفیت کل ترمینال برابر مجموع خازن گیت، درین، سورس، و بستر نشان داده شده در شکل بالا می‌باشد. روش استاندارد برای حل این معادله ولتاژ خود سازگار روش تکراری نیوتون رافسون است. با توجه به نظریه انتقال بالستیک CNT، جریان درین ناشی از انتقال بار غیر تعادلی در سراسر نانولوله را می‌توان با استفاده از آمار فرمی دیراک محاسبه کرد.

$$I_{DS} = \frac{\gamma q K T}{\pi \hbar} \left[F_s \left(\frac{U_{SF}}{K T} \right) - F_d \left(\frac{U_{DF}}{K T} \right) \right] \quad \text{معادله (۷)}$$


به طوری که F_s نشان دهنده انتگرال درجه صفر فرمی-دیراک و K ثابت بولتزمن می‌باشد. T دما و \hbar ثابت پلانک کاهش یافته است. این معادله می‌تواند به آسانی با روش طولانی حل ولتاژ خودسازگار حل گردد. اما محاسبات زمان زیادی گرفته و نیاز به حل ولتاژ خودسازگار با روش تکراری هستیم و این مشکل اصلی این‌گونه محاسبات است.

CNTFET ها خصوصیات متفاوتی در مقایسه با ماسفتها در عملکردشان نشان می‌دهند. در حال حاضر در یک ساختار گیت مسطح یا صفحه‌ای، p-CNTFET ۱۵۰۰ A / m چریان تقریباً ۵۰۰ A / m تقریباً p-MOSFET در همان ولتاژ گیت تولید می‌نماید. این چریان حالت روشن بهبود یافته از ظرفیت بالای گیت و انتقال کانال ناشی می‌شود. از آنجا که خازن موثر گیت در عرض واحد در CNTFET در مقایسه با p-MOSFET حدود دو برابر است، سازگاری با دی الکتریک گیت بالا-K-مزیت قطعی برای CNTFET ها محاسبه می‌گردد. سرعت حامل دو بار بالاتر از CNTFET ها نسبت به MOSFET ها، ناشی از افزایش تحرک و ساختار باند می‌باشد. علاوه بر این CNTFET ها، علاوه بر این، در حدود چهار برابر بیشتر هدایت عرضی دارند. کاهش چریان و داغ شدن CNT می‌تواند به علت درجه حرارت بالا رفته تا چند صد کلوین رخ دهد. به طور کلی، اثر خود-حرارتی به دلیل مکانیزم های مختلف اتلاف گرما در CNTFET نیمه هادی نسبت به یک فلز شدت کمتری دارد. بخش کوچکی از حرارت تولید شده در CNTFET از طریق کانال پخش شده و از بین می‌رود. گرمای توزیع شده به طور غیر یکنواخت بوده به نظر می‌رسد که بالاترین مقادیر در سورس و درین در دو طرف کانال باشد. بنابراین، دما به طور قابل توجهی در نزدیکی مناطق سورس و درین دچار کاهش می‌شود. برای نیمه هادی CNT، افزایش درجه حرارت تاثیر نسبتاً کوچکی در خصوصیات V-I در مقایسه با سیلیکون می‌گذارد.

CNTFET های چند کاناله می تواند عملکرد با ثباتی پس از چند ماه داشته باشد، در حالی که CNTFET های تک کاناله معمولاً بعد از چند هفته کار در فضای محدود از کار می‌افتد. در CNTFET های چند کانال زمانی که برخی از کانال ها شکسته شده باشند، عملکرد ادامه می یابد در حالیکه این در مورد یک کانال اتفاق نمی افتد.


۳- مدلسازی و شبیه سازی قطعه

در این قسمت دو ساختار ماسفت دو گیته و CNTFET دو گیته با استفاده از ابزار TCAD سیلواکو با تکنولوژی 20 nm طراحی و مقایسه شدند. ابتدا ماسفت دو گیته‌ای بصورت شکل زیر و با مشخصات طول گیت 20 nm و ضخامت اکسید 1 nm ، فلز گیت با تابع کاری تنظیم شده با $F_{17}ev$ ، ناحیه سورس و درین $n\text{-doped}$ با اطلس سیلواکو شبیه سازی گردید.




شکل ۴: ساختار شماتیکی از ماسفت دو گیته با طول گیت 20 nm

خروجی برنامه یعنی فایل ساختاری و لوگ فایل در ادامه (شکل‌های ۵ و ۶) آمده است.




شکل ۵: ساختار دو بعدی قطعه‌ی DG-MOSFET



شکل ۶: رسم منحنی ولتاژ درین-سورس بر حسب جریان درین-سورس و با درنظر گرفتن ولتاژ گیت ثابت ($V_g = 0.5V$ و $1V$ و $2V$) در مرحله بعد CNTFET دوگیته با طول کanal 20 nm ، ضخامت اکسید 1 nm ، تابع کار فلز گیت $\chi = 4.17\text{ eV}$ و با استفاده از مدل‌های SHR و CVT طراحی گردید.


جدول ۱ : مشخصات در نظر گرفته شده برای مدل مورد نظر

Material	EG300 eV	MUN cm ² /V-s	MUP cm ² /V-s	χ eV
Polysilicon	1.08	1500	475	4.17
Carbon Nanotube	5.4	120,000	100,000	4.8




شکل ۷: ساختار DG CNTFET با طول گیت ۲۰ nm

که خروجی برنامه در ادامه (شکل های ۸ و ۹) آمده است.



شکل ۸: ساختار دو بعدی قطعه‌ی DG-CNTFET



شکل ۹: رسم منحنی ولتاژ درین-سورس بر حسب جریان درین-سورس و با درنظر گرفتن ولتاژ گیت ثابت ($V_g = 0.5V$) و ($V_g = 0.0V$)

۴- جمع بندی و پیشنهادات

نتایج تجربی ارائه شده نشان می‌دهد که ماسفت DG جدید با مواد نانو تیوب کربنی مشخصات خروجی زیر آستانه بسیار خوب و خروجی بدون اثرات کanal کوتاه دارد که نشان دهنده کوتاهترین طول برای یک CNTFET خوب است. نتایج نشان می‌دهد که جریان نشتی در DG CNTFET در مقایسه با DG MOSFET بسیار کوچک‌تر است. در حالی که جریان روشن در DG MOSFET بسیار بزرگ‌تر از DG CNTFET می‌باشد، یعنی با توجه به خروجی‌های بدست آمده از $\frac{I_{ON}}{I_{OFF}}$ DG CNTFET ۶۰۵ مرتبه بزرگ‌تر از است.

ترانزیستورهای اثر میدان نanolole یکی از مورد توجه‌ترین قطعات برای استفاده در کاربردهای آتی الکترونیک می‌باشد. در این نوع ترانزیستورها الکترودهای فلزی در دو سو به عنوان سورس و درین عمل نموده و نanolole کربنی بین آن دو نقش کanal عبوری حامل‌ها را ایفا می‌کند.

با توجه به ویژگی‌های خاص نanolole‌های کربنی و شباهتی که به سیم‌های کوانتمومی دارند، از آن میتوان به عنوان سیم یک بعدی نام برد که به حامل‌ها اجازه پراکندگی نداده و در نتیجه انتقال در طول آن به صورت بالیستیک خواهد بود. اگر چه نanolole‌های کربنی دارای خواص منحصر به فرد از قبیل سختی، مقاومت و سرخستی در مقایسه با سایر مواد به ویژه سیلیکون هستند، ولی ما هنوز قادر به تولید انبوه نبوده و هزینه‌های تولید بالا می‌باشد.

مهمنترین اهداف کاری آینده CNTFET ها عبارتند از ترانزیستور با قابلیت اطمینان بالاتر، هزینه تولید ارزان، و یا تولید با عملکرد بیشتر. به عنوان مثال، تلاش‌های زیر را می‌توان مورد ارزیابی قرار داد: اضافه کردن تاثیرات خارجی به ترانزیستور نanolole کربنی داخلی مانند سد شاتکی بین CNT و تماس‌های فلزی، نanolole‌های متعدد در گیت تکی، خازنهای حاشیه کanal، مقاومت سورس/درین پارازیتی و سری کردن مقاومتها به دلیل اثرات پراکندگی.

منابع و مراجع

- Akers, L. A., ۱۹۸۱, *An analytical expression for the threshold voltage of a small-geometry MOSFET*, Solid State Electron, Vol. 24, pp. 621–627.
- Anantram, M. P., Lundstrom, M. S., and Nikov, D. E., ۲۰۰۶, *Modeling of Nanoscale Devices*, eprint arXiv:cond-mat/0610247.
- Assad, F., Ren, Z., Datta, S., Lundstrom, M. S., and Bendix, P., ۱۹۹۹, *Performance limits of Si MOSFET's*, IEDM Tech. Digest, pp. 547-549.
- Bala, Sh. and Khosla, M., ۲۰۱۸, Design and simulation of nanoscale double-gate TFET/tunnel CNTFET, Journal of Semiconductors, Vol. 39, No. ۲.
- Datta, S., ۲۰۰۰, *Quantum Transport: Atom to Transistor*, Cambridge University.
- Datta, S., ۱۹۹۷, *Electronic Transport in Mesoscopic Systems*. Cambridge, U.K. :Cambridge Univ. Press.
- Datta, S., ۲۰۰۰, *Nanoscale device modeling: The greens function method*, Superlattices and Microstructures, Volume 28, Issue 4, pp. 253-278.
- Ferhati, H. and Djeffal, F., ۲۰۱۷, Graded channel doping junctionless MOSFET: a potential high performance and low power leakage device for nanoelectronic applications, J Comput Electron, DOI 10.1007/s10825-017-1052-1.
- Ghanbari Shohany, B., Rezaie Roknabadi, M. and Kompany, A., ۲۰۱۸, DFT-NEGF simulation of graphene-graphdiyne-graphene resonant tunneling transistor, Computational Materials Science 144 (2018) 280–284.
- Martinez, A., Svizhenko, A., Anantram, M. P., Barker, J. R., Brown, A. R., and Asenov, A., ۲۰۰۰, *A study of the effect of the interface roughness on a DG-MOSFET using a full 3D NEGF technique*, Electron Devices Meeting, ۲۰۰۰.
- Michielis, M. D., Esseni, D., and Driussi, F., ۲۰۰۰, *Trade-off between Electron Velocity and Density of States in Ballistic nano-MOSFETs*, Solid-State Device Research Conference, ۲۰۰۰. ESSDERC ۲۰۰۰. Proceedings of 30th European Volume , Issue , ۱۲-۱۶ Sept. ۲۰۰۰, pp. ۱۶۰ - ۱۶۸.
- Moaiyeri, M. H. and Razi, F., ۲۰۱۷, Performance analysis and enhancement of 10-nm GAA CNTFET-based circuits in the presence of CNT-metal contact resistance, J Comput Electron, DOI 10.1007/s10825-017-9800-0.
- Venugopal, R., ۲۰۰۳, *Modeling Quantum Transport in Nanoscale Transistors*, Purdue University.
- Zhibin Ren, Venugopal, R., Datta, S., Lundstrom, M. S., Jovanovic, D., and Fossum, J., ۲۰۰۰, *The ballistic nanotransistor: a simulation study*. In IEDM Technical Digest, pp. 710-718.